PCIe扫盲 - 程序员宅基地

PCIe扫盲——Flow Control基础（一）

PCIe总线采用Flow Control的目的是，保证发送端的PCIe设备永远不会发送接收端的PCIe设备不能接收的TLP（事务层包）。也就是说，发送端在发送前可以通过Flow Control机制知道接收端能否接收即将发送的TLP。在PCI...

PCIe扫盲——Ack/Nak 机制详解（一）

前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用，接下来的两篇文章中将对Ack/Nak机制进行详细地介绍。 Ack/Nak是一种由硬件实现的，完全自动的机制，目的是保证TLP有效可靠地传输。...

PCIe扫盲——一个典型的PCI总线周期

PCI总线是一种地址和数据复用的总线，即地址和数据占用同一组信号线AD。PCI总线的所有信号都与时钟信号同步，及所有的信号的变化都发生在时钟的上升沿，或者在时钟上升沿进行采样。如下图所示，除了时钟信号CLK和...

PCIe扫盲——Flow Control基础（二）

在任何事务层包（TLP）发送之前，PCIe总线必须要先完成Flow Control初始化。当物理层完成链路初始化后，便会将LinkUp信号变为有效，告知数据链路层可以开始Flow Control初始化了。如下图所示：注：由于VC0是默认...

PCIe扫盲——TLP Header详解（三）

Completions Completions的TLP Header的格式如下图所示：这里来解释一下Completion Status Codes ...· 000b (SC) Successful Completion：表示...在PCIe V1.1以及之后的版本将这作为Advisory Non-Fatal Err...

PCIe扫盲——中断机制介绍（MSI）

标签：高速协议

前面的文章中介绍过，MSI本质上是一种Memory Write，和PCIe总线中的Message概念半毛钱关系都没有。并且，MSI的Data Payload也是固定的，始终为1DW。由于MSI也是从PCI总线继承而来的，因此MSI相关的寄存器也存在于...

PCIe扫盲——PCI总线的三种传输模式

本文来简单地介绍一下PCI Spec规定的三种数据传输模型：Programmed I/O（PIO），Peer-to-Peer和DMA。三种数据传输模型的示意图如下图所示：首先来介绍一下Programmed I/O（PIO） PIO在早期的PC中被广泛使用，...

PCIe扫盲——DLLP（数据链路层包）详解

标签：高速协议

首先说明一下，在本次连载的博文中，DLLP一般指的是由发送端的数据链路层发送，接收端的数据链路层接收的数据包，其和事务层（Transaction Layer）一般没有什么关系。本文将要介绍的DLLP指的正是这样的数据包...

PCIe扫盲系列博文连载目录篇（第一阶段）[转载]

标签： Design PCIe

连载目录篇：http://blog.chinaaet.com/justlxy/p/5100053251 PCI-Express是继ISA和PCI总线之后的第三代I/O总线，即3GIO。由Intel在2001年的IDF上提出，由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-...

PCIe扫盲——链路初始化与训练基础（二）

标签：高速协议

前面的文章中提到过，Ordered Sets分别有以下几种：TS1 and TS2 Ordered Set (TS1OS/TS2OS)、Electrical Idle Ordered Set (EIOS)、FTS Ordered Set (FTSOS)、SKP Ordered Set (SOS)和Electrical I

PCIe扫盲——高级错误报告AER（一）

在已有的PCIe错误报告机制上（之前文章介绍的），AER还支持以下特性： · 在登记实际发生的错误类型时，有更好的粒度（Granularity，可以理解为区分度或者精确度） · 区分各种不可校正错误的严重程度 · 支持...

PCIe扫盲——PCIe总线事务层入门（三）

PCIe总线设计之初，充分考虑到了音频和视频传输等这些对时间要求特别敏感的应用。为了保证这些特殊应用的数据包能够得到优先发送，PCIe Spec中为每一个包都分配了一个优先级，通过TLP的Header中的3位（即TC，Traffic...

pcie握手机制_PCIe扫盲——中断机制介绍（INTx）

标签： pcie握手机制

一个简单的PCI总线INTx中断实现流程，如下图所示。1. 首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器(Interrupt Controller，PIC)后，转换为INTR信号，并直接发送至CPU；2. CPU收到INTR信号置位后，...

PCIe扫盲——PCI总线的地址空间分配

PCI总线具有32位数据/地址复用总线，所以其存储地址空间为2的32次方=4GB。也就是PCI上的所有设备共同映射到这4GB上，每个PCI设备占用唯一的一段PCI地址，以便于PCI总线统一寻址。每个PCI设备通过PCI寄存器中的基地址...

PCIe扫盲——PCIe总线事务层入门（一）

在介绍事务层之前，首先简单地了解一下PCIe总线的通信机制。假设某个设备要对另一个设备进行读取数据的操作，首先这个设备（称之为Requester）需要向另一个设备发送一个Request，然后另一个设备（称之为Completer）...

PCIe扫盲——中断机制介绍（MSI-X）

标签：高速协议

PCI总线自3.0版本开始支持MSI-X机制，对MSI做出了一些升级和改进，以克服MSI机制的三个主要的缺陷： 1.     随着系统的发展，对于特定的大型应用，32个中断向量不够用了（参考前一篇文章...

pcie数据反_PCIe扫盲——链路初始化与训练基础（一）

标签： pcie数据反

PCIe总线中的链路初始化与训练(Link Initialization & Training)是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层。整个过程由链路训练状态机(Link Training and Status State Machine，LTSSM)自动完成...

#PCIE# PCIe扫盲——链路初始化与训练基础（一）

PCIe总线中的链路初始化与训练（Link Initialization & Training）是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层。整个过程由链路训练状态机（Link Training and Status State Machine，LTSSM）自动...

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生

PCIe PM的软件层和PCI PM是兼容的，尽管其硬件实现方式并非完全相同。PCI PM的唤醒机制是通过一个边带信号来实现的，而PCIe PM还支持一种inband的PME消息（Power Management Event Message）来实现这一功能。需要...

pcie 的function_【博文连载】PCIe扫盲——复位机制介绍（FLR）

标签： pcie 的function

原标题：【博文连载】PCIe扫盲——复位机制介绍(FLR)PCIe总线自V2.0加入了功能层复位(Function Level Reset，FLR)的功能。该功能主要针对的是支持多个功能的PCIe设备(Multi-Fun PCIe Device)，可以实现只对特定的...

PCIe扫盲——Type0 & Type1 型配置请求

前面的文章中介绍过有两种类型的配置空间，...之前的文章中强调过，PCIe中只有Root才可以发起配置空间读写请求，并且我们知道Root的每个端口中都包含有一个P2P桥。当Root发起配置空间读写请求时，相应的桥首先检查请

PCIe扫盲——Ack/Nak 机制详解（二）

这一篇文章来简单地分析几个Ack/Nak机制的例子。 Example 1. Example of Ack Step1 设备A准备依次向设备B发送5个TLP，其对应的序列号分别为3,4,5,6,7； ...Step2 设备B成功的接收到了TLP3，并将NEXT_RCV_SEQ从3加到...

PCIe扫盲——物理层逻辑部分基础（一、二、三）

标签：其他

[转载]PCIe扫盲——物理层逻辑部分基础（一、二、三） - 知乎写在前面笔者在工作中需要包个 PCIe wrapper，正在努力飞快学习 PCIe ing. 本文系转载，略做格式调整与增加解释（使用斜体表示），转自: ...

PCIe扫盲——链路初始化与训练基础（三）之LTSSM

标签：高速协议

这一篇文章来简单地介绍一下链路训练状态机（Link Training and Status State Machine，LTSSM），并简要地介绍各个状态的作用和实现机制。 LTSSM有11个状态（其中又有多个子状态），分别是Detect、Polling、...

18.PCIe扫盲——PCIe总线物理层入门

前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文章来继续聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层...

PCIe扫盲——PCIe错误定义与分类

前面的文章提到过，PCI总线中定义两个边带信号（PERR#和SERR#）来处理总线错误。其中PERR#主要对应的是普通数据奇偶校检错误（Parity Error），而SERR#主要对应的是系统错误（System Error）。...

PCIe扫盲——物理层逻辑部分基础（一）

标签：高速协议

首先，回顾一下，之前看了很多遍的PCIe的Layer结构图： PCIe中的物理层主要完成编解码（8b/10b for Gen1&Gen2，128b/130b for Gen3 and later）、扰码与解扰码、串并转换、差分发送与接收、链路训练等功能。...

PCIe扫盲——TLP路由之Implicit Routing

标签：高速协议

前面的文章中多次提到过，PCIe总线相对于PCI总线的一大改进便是消除了大量的边带信号，这正是通过Message的机制来实现的。 PCIe定义的Message主要有以下几种类型： • Power Management • INT

PCIe扫盲——物理层电气部分基础（二）之De-emphasis

标签：高速协议

这一篇文章中，我们主要来聊一聊PCIe中的信号补偿技术（Signal Compensation）——De-emphasis。需要注意的是，Gen1&Gen2与Gen3的De-emphasis实现机制差别较大，而本文只介绍Gen1&Gen2相关内容。如需了解...

”PCIe扫盲“ 的搜索结果

PCIe扫盲——Flow Control基础（一）

PCIe扫盲——Ack/Nak 机制详解（一）

PCIe扫盲——一个典型的PCI总线周期

PCIe扫盲——Flow Control基础（二）

PCIe扫盲——TLP Header详解（三）

PCIe扫盲——中断机制介绍（MSI）

PCIe扫盲——PCI总线的三种传输模式

PCIe扫盲——DLLP（数据链路层包）详解

PCIe扫盲系列博文连载目录篇（第一阶段）[转载]

PCIe扫盲——链路初始化与训练基础（二）

PCIe扫盲——高级错误报告AER（一）

PCIe扫盲——PCIe总线事务层入门（三）

pcie握手机制_PCIe扫盲——中断机制介绍（INTx）

PCIe扫盲——PCI总线的地址空间分配

PCIe扫盲——PCIe总线事务层入门（一）

PCIe扫盲——中断机制介绍（MSI-X）

pcie数据反_PCIe扫盲——链路初始化与训练基础（一）

#PCIE# PCIe扫盲——链路初始化与训练基础（一）

PCIe扫盲——Power Management概述（二）——链路唤醒与PME产生

pcie 的function_【博文连载】PCIe扫盲——复位机制介绍（FLR）

PCIe扫盲——Type0 & Type1 型配置请求

PCIe扫盲——Ack/Nak 机制详解（二）

PCIe扫盲——物理层逻辑部分基础（一、二、三）

PCIe扫盲——链路初始化与训练基础（三）之LTSSM

18.PCIe扫盲——PCIe总线物理层入门

PCIe扫盲——PCIe错误定义与分类

PCIe扫盲——物理层逻辑部分基础（一）

PCIe扫盲——TLP路由之Implicit Routing

PCIe扫盲——物理层电气部分基础（二）之De-emphasis

推荐文章